阻抗到底是什么？和电阻差在哪？

来源：抖音视频 · RYMAKE · 「电子快速入门」第 14 期 · 约 9 分 14 秒 · 作品 ID 7696776998915493146

电阻是直流下的电压除以电流；换成交流，这个比值就叫阻抗，单位还是欧姆，但多了一个条件——频率。阻抗 = 电阻 + 电抗：电阻对直流交流一样挡；电抗来自电容和电感，只对变化的电流起作用。同一个器件，频率不同，阻抗可以差出很多倍。

这是一条完整的课程视频（作者文案本身就是大纲），这篇笔记按它的讲课顺序整理，配了 8 张我自己画的图。

1. 先分清四种「欧姆」

以后看到一个带欧姆的数，先问它是哪一种：

此处配图暂缺，参阅原帖。

2. 容抗和感抗：两条反着走的线

此处配图暂缺，参阅原帖。

• 容抗： Xc = 1 / (2πfC)。频率越高、电容量越大，容抗越小。电容两端电压要变就得有电流充放电；频率越高，同样时间里搬运的电荷越多，电流越大——等于它挡得少了。直流时频率为 0，容抗无穷大，这就是「隔直通交」的来历。
• 感抗： XL = 2πfL。方向正好反过来：频率越高、电感量越大，感抗越大。电感阻碍电流变化，频率越高电流变得越快，推过去同样大的电流需要的电压就越高。直流时感抗为 0，只剩绕线自己的电阻。

两组可以背下来当尺子的数：

视频还算了两组：100 nF 电容在 1 kHz 下约 1.6 kΩ，1 MHz 下只剩 1.6 Ω（频率提高 1000 倍，理想容抗降到原来的 1/1000）；10 μH 电感 1 kHz 下只有 0.06 Ω（和一段导线差不多），1 MHz 下是 63 Ω。

3. 用三条线重新看老电路

此处配图暂缺，参阅原帖。

• RC 低通滤波：电阻在上、电容在下、输出取在电容上，本质就是分压电路。频率低时容抗远大于电阻，信号几乎全落在电容上，原样输出；频率越高容抗越小，电容分到的电压越少，输出被压下去。容抗 = 电阻的那个频率就是截止频率 fc = 1/(2πRC)。
• 去耦电容：芯片旁的 100 nF 对直流断开，对几 MHz 的噪声只有零点几欧——噪声电流就近从它流回地；电源线上串的电感反过来，直畅通、高频挡。两者合起来给芯片一个安静的世界。

4. 相位：电抗为什么「不发热」

此处配图暂缺，参阅原帖。

• 电阻上电压电流同相：同时到最大、同时过零，电能变成热。
• 理想正弦稳态下，电容上电流比电压早到四分之一周期（超前 90°）；电感上晚四分之一周期（滞后 90°）。
• 因为错开了，电抗上的能量只是存进去再吐出来，一个周期的平均有功损耗为零。真实电容和电感有 ESR、磁芯等损耗，会发热。

也因为错开了，电阻和电抗的欧姆数不能直接相加：100 Ω 电阻串一颗容抗 100 Ω 的电容，总阻抗是 141 Ω，算法和直角三角形求斜边一样。

5. 谐振：容抗和感抗互相抵消

此处配图暂缺，参阅原帖。

容抗和感抗错开的方向相反（一个早一个晚），串在一起会互相抵消。频率低时容抗大，频率高时感抗大，中间总有一个频率两边正好相等、抵消干净，只剩下电阻——这个频率叫谐振频率。

• 串联谐振：阻抗最低（只剩电阻）；
• 并联谐振：阻抗最高。
• 选频电路和振荡电路利用的就是这个现象。

6. 真实器件：没有理想的元件

此处配图暂缺，参阅原帖。

• 电容的 V 形曲线：引脚和内部电极带着一点点电感和电阻。频率低时看不出来；高到一定程度感抗涨上来盖过容抗，它表现得就像一颗电感。转折点叫自谐振频率（SRF），谷底的高度就是 ESR。规格书里那张阻抗-频率曲线就是这么来的。
• 电感也一样：线圈一匝挨一匝，匝间有寄生电容；频率高过自谐振点它反而像电容。规格书标的自谐振频率就是它还能当电感用的上限。
• 连导线自己都有阻抗：一毫米走线的电感约 1 nH（估算值）。低频可忽略；到 100 MHz，1 cm 走线的感抗就有 6 Ω 多——去耦电容要贴着芯片电源引脚放，原因就在这里。
• 磁珠：标的是阻抗，规格书写「100 MHz 下 600 Ω」说的是这一个频率点；万用表量它读数只有零点几欧，那是它的直流电阻。
• 喇叭的 8 Ω：万用表量出来只有 6 Ω 上下——量到的是音圈的直流电阻；通上音频信号后线圈的电感也算进来，阻抗比直流电阻高，8 Ω 是厂家的标称值。

7. 端口上的阻抗：输入、输出和十倍法则

此处配图暂缺，参阅原帖。

• 输出阻抗：可以把信号源近似看成理想电压源串一个阻抗。对近似线性稳定的直流电源，可用空载与已知负载下的电压变化估算等效内阻；交流输出阻抗还需在指定频率测量相位，不能只用直流压降替代。掉得越少，输出阻抗越低。
• 输入阻抗：接收端从输入口看进去，相当于一颗接到地的阻抗。两边一接就是分压电路。
• 传电压信号的经验：输入阻抗至少是输出阻抗的 10 倍。 刚好 10 倍时信号损失约 9%；100 倍时损失不到 1%。万用表量电压也是这个道理——输入阻抗约 10 MΩ，量一般电路没影响；被测电路自己也是 MΩ 级时，表笔一搭读数就会偏低。
• 传功率就换算法：纯电阻模型中负载电阻 = 信号源内阻时，负载功率最大；交流复阻抗一般要求共轭匹配，这叫阻抗匹配。代价是一半功率耗在内阻上，所以电源不这么做，天线和射频电路才这么做。

这和 011 推挽电路、013 SPI 为什么快 是同一件事的三张面孔：推挽输出阻抗低，所以「主动」驱动总线；开漏 + 上拉的输出阻抗由电阻决定，所以边沿慢、要算 004 里那笔账。

8. 写在线上的特性阻抗

• 它为什么和长度无关？ 信号在线上跑要时间；线足够长时，信号刚出发还不知道尽头接着什么，只能看到眼前这一小段线。这一小段：两根导体间有分布电容、导体自身有分布电感，信号往前走一段一段给电容充电、电流又被电感限制，此时的 V/I 就是特性阻抗。它由截面尺寸和绝缘材料决定——1 米是 50 Ω，100 米也是 50 Ω。
• 不匹配就反射。 信号走到尽头，负载和特性阻抗一样，能量全部吸收；不一样，就有一部分弹回去叠在原信号上，波形上出现过冲和振铃。两个极端：末端开路，信号全部弹回、方向不变；末端短路，全部弹回、方向相反。如何端接取决于拓扑和信号：例如 CAN / RS-485 常在总线两端终接，点对点线路也可能采用源端串联终接；不是所有线都要两头加电阻。
• 常见数值： 射频和天线 50 Ω；电视和视频 75 Ω；USB 差分线 90 Ω；以太网 100 Ω；CAN 和 RS-485 120 Ω。
• 低速信号和短线不用管这件事；信号边沿越快、线越长，越要按规定的阻抗走线。

9. 和你工程的直接关联

• CAN 总线终端电阻常用 120 Ω（具体按收发器、线缆和拓扑设计）：就是末端匹配特性阻抗、消灭反射——不是随便选的数。
• PCB 布局：去耦电容贴引脚（第 6 节的 1 nH/mm）、高速走线控阻抗（第 8 节），做 H 题控制板和四足机器人主控板时都会碰到。
• 万用表量高阻电路读数偏低：测量本身就是接入了一个 10 MΩ 的输入阻抗，量分压网络、栅极电压时要想到这一层。
• 「这颗电容在这里是零点几欧还是几千欧」：写滤波、去耦、EMC 方案时先用尺子心算一遍，比背结论可靠。